# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-106872

(43) Date of publication of application: 21.04.1995

(51)Int.CI.

H03F 3/45

(21)Application number: 05-274778

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

07.10.1993


(72)Inventor: MATSUDA SEISUKE

## (54) OPERATIONAL AMPLIFIER WITH HIGH SLEW RATE

## (57)Abstract:

PURPOSE: To simply obtain the operational amplifier with high slew rate without impairing a characteristic in a small signal input state by turning off a current switch circuit section in the small signal input state and utilizing charge/ discharge of a phase compensation capacitor in a large signal input state.

CONSTITUTION: When a signal inputted to a noninverting input terminal IN+ is a small signal, transistors(TRs) 8, 9 being components of a differential switch circuit of a current switch circuit section are turned off and a TR 10 is turned on. Thus, in the small signal input state, the current switch circuit section is disconnected from an operational amplifier circuit section and it is operated singly. When an input is a large amplitude step signal, a power supply switch circuit section is turned on, and a current is supplied from a constant current source included in the current switch section to a differential input stage comprising TRs 21–24 of the operational amplifier circuit section. Thus, in



the input state of a large amplitude signal, a charge/discharge current of a phase compensation capacitor C32 is increased to realize a high slew rate.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP) , (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-106872

(43)公開日 平成7年(1995)4月21日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/45

Α

審査請求 未請求 請求項の数1 FD (全 6 頁)

(21)出願番号

特願平5-274778

(22)出願日

平成5年(1993)10月7日

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 松田 成介

東京都渋谷区幡ケ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 最上 健治

## (54)【発明の名称】 高スルーレート演算増幅器

#### (57) 【要約】

【目的】 高スルーレートが容易に得られ、且つスルーレートを任意に設定できるようにした演算増幅器を提供する。

【構成】 エミッタを共通にして定電流源1を介して電源に、各ベースを非反転入力端子IN+ と反転入力端子IN- に、各エミッタを負荷抵抗4,5にそれぞれ接続したトランジスタ2,3と、負荷抵抗4,5の共通接続点と接地間に接続したレベルシフト用抵抗6と、エミッタを共通にして定電流源7を介して電源に接続し、各ベースをそれぞれトランジスタ2のコレクタ,トランジスタ3のコレクタ及び負荷抵抗4,5の共通接続点に接続したトランジスタ8,9,10の各コレクタを第1,第2,第3の電流端子とした電流スイッチ回路部を設け、第1及び第2の電流端子を演算増幅回路部の差動入力段に接続して演算増幅器を構成する。



\_\_\_\_

## 【特許請求の範囲】

【請求項1】 エミッタを共通にして第1の定電流源を介して電源に接続し、各ベースをそれぞれ第1及び第2の信号入力端子に接続した第1及び第2のトランジスタと、該第1及び第2のトランジスタのコレクタにそれぞれ一端を接続し、他端を共通に接続した第1及び第2の抵抗の共通接続点に一端を接続し、他端を接地した第3の抵抗と、エミッタを共通にして第2の定電流源を介して電源に接続し、各ベースをそれぞれ前記第1のトランジスタのコレクタ、前記第2の片ランジスタのコレクタ及び前記第1及び第2の抵抗の共通接続点に接続した第3,第4及び第5のトランジスタの各コレクタを、それぞれ第1,第2及び第3の電流端子とした電流スイッチ回路部と、

エミッタを共通にして第3の定電流源を介して電源に接続し、各ベースをそれぞれ第2及び第1の信号入力端子に接続した差動入力段を構成する第6及び第7のトランジスタと、コレクタとベースを前記第6のトランジスタのコレクタに接続し、エミッタを接地した第8のトランジスタと、コレクタを前記第7のトランジスタのコレクタに、ベースを前記第8のトランジスタのベースにそれぞれ接続し、エミッタを接地した第9のトランジスタと、 ば第10のトランジスタのコレクタに接続し、エミッタを接地した第10のトランジスタのコレクタと、 該第10のトランジスタのコレクタと、 前記第10のトランジスタのコレクタとベース間に接続した位相補償用コンデンサとで構成された演算増幅 回路部とからなり、

前記電流スイッチ回路部の第1の電流端子を前記第8のトランジスタのコレクタに、前記第2の電流端子を前記第9のトランジスタのコレクタに、前記第3の電流端子を接地電位にそれぞれ接続したことを特徴とする演算増幅器。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、演算増幅器に関し、特に高スルーレートを実現できる演算増幅器に関する。 【0002】

レクタにそれぞれ接続され、エミッタは接地されてい z

【0003】25,26,27は第2段を構成するPNPトラ ンジスタで、トランジスタ25のコレクタとベースは定電 流源31を介して電源Vccに接続されており、トランジス タ26のコレクタとベースはトランジスタ25のエミッタに 接続されており、トランジスタ27のコレクタはトランジ スタ26のエミッタに、ベースはトランジスタ22及び24の 各コレクタにそれぞれ接続され、エミッタは接地されて 10 おり、トランジスタ27のコレクタとベースとの間には位 相補償用コンデンサ32が接続されている。28と29は出力 段を構成するNPNトランジスタとPNPトランジスタ で、トランジスタ28のコレクタは電源 Vccに、ベースは トランジスタ25のコレクタ及びベースに、エミッタは出 力端子OUTにそれぞれ接続されており、トランジスタ 29のエミッタは出力端子OUTに、ベースはトランジス タ26のエミッタ及びトランジスタ27のコレクタにそれぞ れ接続され、コレクタは接地されている。

【0004】このように構成された演算増幅器を、図3 20 の(A)に示すように、シンボル100 で表し、その反転入力端子 I  $N_-$  と出力端子 O U T とを接続してボルテージフォロア回路を構成し、非反転入力端子 I  $N_+$  に正の大振幅ステップ信号  $V_{IN}$ を入力すると、出力電圧  $V_{OUT}$  の過渡応答は、図 3 の(B)に示すようになる。図 3 の(B)において、出力電圧  $V_{OUT}$  が直線的に上昇する部分の傾き( $d_{V_{OUT}}$  /  $d_{t_0}$  をスルーレート( $S_{t_0}$  R)と称する。このスルーレートの生じる原理は、次のように説明できる。ここで、定電流源 30 と30 のとする。

【0005】前記図2に示した演算増幅器を、図3の (A) に示すように結線し、非反転入力端子 I N+ に正 の大振幅ステップ信号VINを入力すると、トランジスタ 21がオン、トランジスタ22がオフになり、定電流源30の 電流 I 30は全てトランジスタ21及び23に流れる。ここ で、仮に、位相補償用コンデンサ32が接続されていない ものとすると、トランジスタ27のベースには電流が流入 しないから、トランジスタ27はオフとなり、したがって トランジスタ27のコレクタ電位Vc27 は一瞬にして上昇 し、それに伴い出力電圧 Vour も一瞬にして上昇する。 これに対し、位相補償用コンデンサ32が接続されている 場合には、トランジスタ27のコレクタ電位V<sub>C27</sub> は、位 相補償用コンデンサ32を充電しながら上昇する。ここ で、位相補償用コンデンサ32に流れ込む電流 I 32は、ト ランジスタ24のコレクタ電流 I C24 と等しいから、トラ ンジスタ23と24とで構成されるカレントミラーで折り返 された定電流 I 30となる。したがって、位相補償用コン デンサ32は定電流 I 30によって充電されるため、トラン ジスタ27のコレクタ電位 VC27 は直線的に上昇し、それ 3

【0006】一方、非反転入力端子 I N+ に負の大振幅 ステップ信号を入力した場合には、それぞれの動作は逆 になり、位相補償用コンデンサ32は定電流 130によって 放電されるため、トランジスタ27のコレクタ電位Vc27 は直線的に低下し、それに伴い出力電圧Vour も直線的 に低下する。

【0007】以上より、図2に示した演算増幅器のスル ーレートSRは、位相補償用コンデンサ32を充放電する 時間で決定され、該コンデンサ32の値をC32とすると、 次式(1)で表される。

 $SR = I_{30}/C_{32} \cdots (1)$ 

### [0008]

【発明が解決しようとする課題】上記従来の演算増幅器 において、高スルーレートのものを得ようとすると、上 記(1)式からわかるように、定電流源30の電流値 I 30 を大きくするか、あるいは位相補償用コンデンサ32の値 C32を小さくする等の手法が考えられる。しかしなが ら、単純に定電流源30の電流値 I 30や位相補償用コンデ ンサ32の値C32の定数を変えるだけでは、小信号入力時 に回路の動作が不安定になるため、結局、電流値 I 30や 20 コンデンサ容量値C32を設定すると共に回路全体に亘っ て再設計しなければならないという問題点があった。

【0009】本発明は、従来の演算増幅器における上記 問題点を解消するためになされたもので、簡単に高スル ーレートが得られ、且つスルーレートを任意に設定でき るようにした演算増幅器を提供することを目的とする。 [0010]

【課題を解決するための手段及び作用】上記問題点を解 決するため、本発明は、エミッタを共通にして第1の定 電流源を介して電源に接続し、各ベースをそれぞれ第1 及び第2の信号入力端子に接続した第1及び第2のトラ ンジスタと、該第1及び第2のトランジスタのコレクタ にそれぞれ一端を接続し、他端を共通に接続した第1及 び第2の抵抗と、該第1及び第2の抵抗の共通接続点に 一端を接続し、他端を接地した第3の抵抗と、エミッタ を共通にして第2の定電流源を介して電源に接続し、各 ベースをそれぞれ前記第1のトランジスタのコレクタ、 前記第2のトランジスタのコレクタ及び前記第1及び第 2の抵抗の共通接続点に接続した第3,第4及び第5の トランジスタとからなり、該第3, 第4及び第5のトラ ンジスタの各コレクタを、それぞれ第1,第2及び第3 の電流端子とした電流スイッチ回路部と、エミッタを共 通にして第3の定電流源を介して電源に接続し、各ベー スをそれぞれ第2及び第1の信号入力端子に接続した差 動入力段を構成する第6及び第7のトランジスタと、コ レクタとベースを前記第6のトランジスタのコレクタに 接続し、エミッタを接地した第8のトランジスタと、コ レクタを前記第7のトランジスタのコレクタに、ベース を前記第8のトランジスタのベースにそれぞれ接続し、

記第9のトランジスタのコレクタに接続し、エミッタを 接地した第10のトランジスタと、該第10のトランジスタ のコレクタに接続された負荷及び出力回路と、前記第10 のトランジスタのコレクタとベース間に接続した位相補 償用コンデンサとで構成された演算増幅回路部とからな り、前記電流スイッチ回路部の第1の電流端子を前記第 8のトランジスタのコレクタに、前記第2の電流端子を 前記第9のトランジスタのコレクタに、前記第3の電流 端子を接地電位にそれぞれ接続して演算増幅器を構成す 10 るものである。

【0011】このように構成した演算増幅器において は、小信号入力時には、電流スイッチ回路部がオフとな り、電流スイッチ回路部と演算増幅回路部は切り離さ れ、演算増幅回路部単独で動作する。一方、入力端子に 大振幅信号が入力されると、電流スイッチ回路部がオン し、演算増幅回路部の差動入力段に電流スイッチ回路部 に含まれる定電流源より電流が供給される。それにより 大振幅信号入力時には、位相補償用コンデンサを充放電 する電流が増加し、高スルーレートが実現できる。また スルーレートは、電流スイッチ回路部に含まれる定電流 源の電流値を変えることにより、任意に設定することが できる。

### [0012]

【実施例】次に実施例について説明する。図1は、本発 明に係る演算増幅器の実施例を示す回路構成図で、図2 に示した従来例と同一又は対応する要素には同一符号を 付し、その説明は省略する。図1において、1は一端を 電源Vccに接続した定電流源で、同一特性のPNPトラ ンジスタ2, 3で構成される差動入力段のエミッタ共通 接続点に接続され、該差動入力段に電流を供給するよう になっている。そしてトランジスタ2のベースは非反転 入力端子 I N+ に、トランジスタ 3 のベースは反転入力 端子IN- にそれぞれ接続され、また各トランジスタ 2, 3のエミッタは、それぞれ負荷抵抗4, 5を介し て、接地されたレベルシフト用抵抗6に接続されてい

【0013】8,9,10は差動スイッチ回路を構成する PNPトランジスタで、トランジスタ8のベースはトラ ンジスタ2のコレクタに、コレクタは構成要素21~32で 構成されている演算増幅回路部のトランジスタ23のコレ クタにそれぞれ接続され、トランジスタ9のベースはト ランジスタ3のコレクタに、コレクタは演算増幅回路部 を構成するトランジスタ24のコレクタにそれぞれ接続さ れ、トランジスタ10のベースは負荷抵抗4,5とレベル シフト用抵抗6との接続点に接続され、コレクタは接地 されており、各トランジスタ8, 9,10のエミッタは共 通にして定電流源7を介して電源Vccに接続されてい る。そして、定電流源7は前記トランジスタ8,9,10 からなる差動スイッチ回路に流れる電流を設定するよう エミッタを接地した第9のトランジスタと、ベースを前 50 になっており、また上記各要素1~10からなる回路で、

従来例と同じ構成の演算増幅回路部に対する電流スイッ チ回路部を構成している。

【0014】次に、このように構成した演算増幅器にお いて、図3の(A)に示すように、反転入力端子 I N-と出力端子OUTを接続(ボルテージフォロア回路) し、非反転入力端子 I N+ に信号を入力したときの動作 について説明する。但し、定電流源1と7の電流値をそ れぞれ  $I_1$  ,  $I_7$  とし、負荷抵抗 4 , 5 の抵抗値を Rc、レベルシフト用抵抗6の抵抗値をR6とする。

【0015】小信号入力時でイマジナリーショートの条 10 【0017】一方、演算増幅回路部の構成要素21~24で 件が成り立つ時には、トランジスタ2と3には等しい電 流  $I_1$  / 2 が流れ、トランジスタ 8 と 9 のベース電位 VB8とVB9は等しくなる。このとき、トランジスタ8, 9,10のベース電位 V<sub>B8</sub>, V<sub>B9</sub>, V<sub>B10</sub> は、それぞれ次 式(2), (3)で表される。

$$V_{B8} = V_{B9} = I_1 R_6 + I_1 \cdot R_C / 2 \cdots (2)$$
  
 $V_{B10} = I_1 R_6 \cdots (3)$ 

ここで、構成要素21~32で構成される演算増幅回路部の 入力範囲において、トランジスタ2,3,8,9が飽和 フト用抵抗6の抵抗値R6 の関係を、I1 R6 = 400mV 程度に設定する必要がある。上記(2), (3)式より わかるように、トランジスタ8と9のベース電位VB8と VB9は、基準電圧であるトランジスタ10のベース電位V B10 に比べ差電圧  $\Delta$   $V_B$  だけ高く、この差電圧  $\Delta$   $V_B$  は 次式(4)で表される。

 $\Delta V_B = I_1 \cdot R_C / 2 \cdots (4)$ 

ここで、 Δ V<sub>B</sub> ≒ 150mVと設定すると、トランジスタ 8 と9はオフ、トランジスタ10はオンとなり、定電流 I7 は全て、コレクタを接地したトランジスタ10に流れる。 したがって、小信号入力時では、電流スイッチ回路部は 演算増幅回路部と切り離され、演算増幅回路部は単独で 動作する。

【0016】これに対し、非反転入力端子IN+に正の 大振幅ステップ信号が入力されたときは、電流スイッチ 回路部と演算増幅回路部の動作は次のようになる。すな わち電流スイッチ回路部では、トランジスタ2はオフ、 トランジスタ3はオンとなり、定電流源1の電流 $I_1$ は 全てトランジスタ3に流れる。これによりトランジスタ 8, 9,10のベース電位  $V_{B8}$ ,  $V_{B9}$ ,  $V_{B10}$  は、次式 (5), (6), (7) のように表される。

したがって、スルーレートSRは次式 (12) で表され る。

 $SR = I_{30}/C_{32} + I_7/2C_{32} \cdots (12)$ 

上記(1), (12) からわかるように、本実施例のスル ーレートSRは、従来例のものに比較して、17 /2の 分だけ大きくなる。

【0019】以上のように、本実施例においては、小信

 $V_{B8} = I_1 R_6$ ... (5)

 $V_{B9} = I_1 (R_6 + R_C)$ ... (6)

 $V_{B10} = I_1 R_6$ ... (7)

上記(5), (6), (7) 式からわかるように、トラ ンジスタ8と10のベース電位 $V_{B8}$ と $V_{B10}$ は等しく、ト ランジスタ 9 のベース電位  $V_{B9}$ は、 $V_{B8}$ 、 $V_{B10}$  より差 電圧 $\Delta$   $V_B$  ' =  $I_1$   $R_C$  = 300mVだけ高い。したがっ て、トランジスタ8と10はオンし、トランジスタ9はオ フする。

6

構成される差動入力段では、トランジスタ21がオン、ト ランジスタ22がオフとなり、定電流 I 30はトランジスタ 21に流れる。トランジスタ23のコレクタ電流 I c23 は、 トランジスタ21のコレクタ電流 I C21 と電流スイッチ回 路部のトランジスタ8のコレクタ電流 I c8の和で、次式 (8)で表される。

 $I_{C23} = I_{C21} + I_{C8}$ 

 $= I_{30} + I_7 / 2 \cdots (8)$ 

ここで、位相補償用コンデンサ32の充電電流 I 32は、ト に入らないように、定電流源1の電流値 $I_1$  とレベルシ 20 ランジスタ23のコレクタ電流 $I_{C23}$  と等しいから、この 充電電流 I 32 は次式 (9) で表される。

> $I_{32} = I_{C21} + I_{C8}$  $= I_{30} + I_7 / 2 \cdots (9)$

【0018】そして、非反転入力端子IN+ に負の大振 幅ステップ信号が入力されたときの動作は、次のように なる。すなわち、電流スイッチ回路部では、トランジス タ2がオン、トランジスタ3がオフし、それによりトラ ンジスタ9と10がオンし、それぞれ 17/2の電流を流 し、トランジスタ8はオフとなる。一方、演算増幅回路 30 部の差動入力段では、トランジスタ21がオフ、トランジ スタ22がオンとなり、定電流 I 30はトランジスタ22に流 れる。ここで、トランジスタ24には電流が流れ込まない から、トランジスタ22のコレクタ電流 I c22 とトランジ スタ9のコレクタ電流 I cgが位相補償用コンデンサ32の 放電電流 I 32 となり、この放電電流 I 32 は次式 (10) で 表される。

 $I_{32} = I_{C22} + I_{C9}$  $= I_{30} + I_7 / 2 \cdots (10)$ 

上記(9),(10)式より、大振幅ステップ信号入力時 40 の位相補償用コンデンサ32の放電電流 I 32は、次式 (1 1) となる。

 $I_{32} = I_{C21} + I_{C8} = I_{C22} + I_{C9} = I_{30} + I_{7} / 2 \cdots (11)$ 

トを実現できる。更に、定電流源7の電流値17を変え ることにより、スルーレートを任意に設定することがで きる。

[0020]

【発明の効果】以上実施例に基づいて説明したように、 本発明によれば、小信号入力時の特性を損なうことな く、簡単に高スルーレートの演算増幅器を実現すること 号入力時の特性が変化しないため、簡単に高スルーレー 50 ができる。更に、電流スイッチ回路部に含まれる定電流 7

源の値を変えることにより、スパーレートを任意に設定 することができる。

### 【図面の簡単な説明】

【図1】本発明に係る高スルーレート演算増幅器の実施 例を示す回路構成図である。

【図2】従来の演算増幅器の構成例を示す回路構成図である。

【図3】演算増幅器におけるスルーレートを説明するための図、及び大振幅ステップ信号入力時の過渡応答波形を示す図である。

#### 【符号の説明】

## 1 定電流源

2,3 差動入力段を構成するPNPトランジスタ

4,5 負荷抵抗

6 レベルシフト用抵抗

7 定電流源

8, 9, 10 差動スイッチ回路を構成するPNPトラン ジスタ

8

21, 22, 23, 24 差動入力段を構成するPNP及びNP Nトランジスタ


25, 26, 27 第2段を構成するNPNトランジスタ

28, 29 出力段を構成するNPN及びPNPトランジス 10 タ


30, 31 定電流源

32 位相補償用コンデンサ

## 【図2】



【図3】



【図1】

